使用Rocket-Chip生成器，我可以使用Verilator的内置版本创建Verilog输出和C ++模拟器。
我想使用Verilator使用默认的配置Verilog输出生成SystemC代码，但会出错。
我正在使用简单的命令行；
verilator -Wall -sc freechips.rocketchip.system.DefaultConfig.v
看到类似这样的错误
找不到包含模块的文件：AsyncResetReg 这可能是因为没有使用-I指定搜索路径。 找不到包含模块的文件：plusarg_reader ...
有人这样做或知道我缺少什么吗？ （包括路径？）
谢谢
答案 0 :(得分：0)
您可以在src/main/resources/vsrc中找到其他verilog源文件。