无法确定运算符““ /”“的定义-找到0个可能的定义

Question

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;


port (
  clk, rst : in std_logic;
  data_in : in  std_logic_vector(7 downto 0);
  data_out : out std_logic_vector(7 downto 0)
 );

---

signal div : std_logic_vector(7 downto 0);

如何解决此行上的以下错误：

div <= data_in / "00001011";

  

错误：无法确定运算符““ /”“的定义-找到0   可能的定义

Answer 1

如果您真的想进行这种划分（这是资源密集型的），请使用：

div <= std_logic_vector(unsigned(data_in)/unsigned'("00001011"));

VHDL是强类型的，因此您必须在单位之间进行显式转换。有些行的结尾可能会很长！