标签： verilog
在Verilog中，我了解到我可以实例化在同一目录中的其他Verilog文件中定义的模块。
我们说我有一个顶级的＆＃39;模块，在与模块相同的目录中，我有一个包含更多Verilog文件的子目录。如何从顶层模块的子目录中的文件中实例化模块？