verilog中的浮点随机数生成。

Question

有没有办法在verilog或系统verilog中生成随机浮点数？更具体地说，通过一些硬件实现？

Answer 1

浮点数只是一个位数。因此，生成随机浮点数可以通过生成随机位然后将它们解释为浮点数来实现（或者在VHDL和Verilog中都调用它们是实数）。

在硬件中生成一系列随机位的标准方法是使用PRBS发生器（伪随机位序列发生器）：具有特殊反馈的线性反馈移位寄存器以获得最大序列。根据您想要的PRBS的长度，有多种多项式。

为了准确实施，我建议您搜索PRBS。