标签： vhdl fpga
我已经看到了在fpga上有效映射多路复用器的一些方法，但是多路分解器会发生什么？有没有具体的quidelines？流水线有意义吗？如同多路复用器中的输入数量一样，制动解复用器以最小化输出数量是否有意义？