标签: state-machine digital-logic
我遇到了设计2序列检测器的问题。我能够制作状态图但不知道如何继续制作状态表。有人可以指导我如何制作状态表吗?
这是问题所在 - 设计序列检测器以检测1101和1011,应检测两个序列,并允许重叠。应该有一个输出。当检测到这两个序列中的任何一个时,一个输出应该是高的。考虑每个流的LSB是第一个进入序列检测器的位。
这就是我所要做的 - my state diagram
感谢任何帮助。 谢谢。