如何在SystemVerilog约束中实现求和方程？

Question

c =Σ（a [i] * b [i]）考虑两个数组a和b。结果，两个数组a和b的MAC操作的c应该小于1024.使用SystemVerilog约束来实现上述条件。两个数组的大小可以从1到n，每个数组元素存储1个字节。我们必须将两个数组随机化。

Answer 1

现在我已经在聊天中看到了你的解决方案，我会告诉你我在想什么

constraint c_sum { c == a.sum() with (a[item.index] * b[item.index]); c < 1024;}