AXI4延迟交易

Question

我只是在寻求建议。我目前有一个集成在VHDL中的自定义IP，它具有AXI4从机输入和AXI4主机输出，目前信号直接连接在一起。

我想为AXI信号添加一个可自定义的延迟，这样它们可以通过IP延迟一段特定的时间，而不是相互连接。

我的问题是;我是否可以通过使用AxVALID和AxREADY（可能是RVALID / RREADY和WVALID / {来延迟通过IP延迟读写交易{1}}）信号？

例如，如果我想要20个时钟周期的延迟，我可以等待外部主设备断言WREADY，等待20个时钟，然后让IP从设备断言VALID？这是正确的逻辑吗？

提前感谢任何建议。

Answer 1

是的，可以做到。根据您的基础设施，它可能导致总线拥堵。或者，您还应该插入一个FIFO来缓冲这些延迟的总线事务。