VHDL：从testbanch分配到inout端口

Question

我有VHDL模块，双向端口嵌套在Top模块中。在testbanch中，我尝试将数据分配给连接到Top的双向端口的信号。但是分配的数据不会传播到嵌套模块双向端口，我只看到tb的信号而不是端口的分配数据。来自嵌套的bidir端口的数据传播到tb的信号。这种行为的原因是什么？

Answer 1

嵌套模块和顶层模块的双向端口必须连接而没有中间信号。在中间信号的情况下，结构将像单向一样工作。