不要在同一个块中混合阻塞和非阻塞分配？

Question

Verilog是真还是假？ 我不明白混合是什么意思。如果它有效，它会直接改变输出吗？

Answer 1

该规则需要澄清。

不要在同一个块中使用阻塞和非阻塞分配来分配相同的变量。在描述异步复位时，问题通常会出现。

always @(posedge clk or negedge rst)
  if (!reset)
    q = 0;
  else
    q < = d;

如果两个事件同时发生，但q<= d在q=0之前得到处理，则在设置为0后，q会有挂起的更新，因此会丢失。还有很多其他场景。