如何将FPGA项目中由verilog编写的组件导入PCB项目的原理图表中

Question

我有一个FPGA项目，还有一个用Verilog编写的模块， 我想在PCB项目中使用它，我该怎么办？

Answer 1

通常您必须在包内准备IP（verilog代码）。在Quartus和Vivado中，您都可以使用特殊的接口。

请参阅Xapp1168 for Vivado：

https://www.xilinx.com/support/documentation/application_notes/xapp1168-axi-ip-integrator.pdf