Question

我是Verilog的新手，我正在尝试连接FPGA内的两个物理引脚。我有：

module top
(
   pin1,
   pin2
);

input pin1;
output pin2;

assign pin2 = pin1;

pin1和pin2分配给约束文件（ucf或xdc）中的物理引脚。

这是正确的做法吗？基本上，在我的硬件中，我有pin1进入FPGA，pin2从FPGA出来。我想通过pin1驱动pin2。

谢谢，

Answer 1

这会起作用，但这取决于你最终想做什么/他们是什么样的信号/什么对你很重要。例如，如果这些是时钟信号，那可能不是正确的方法（你应该使用和ODDR2触发器，假设你在xilinx土地或altera中的等效物）。您还应该意识到，您本身并没有进行电气开关 - 这是一个逻辑开关。