如何在Quartus的RTL查看器中显示变量？

Question

如何在Quartus中的RTL查看器中描述变量。我打开RTL查看器，它没有显示变量的任何寄存器。

例如：

variable op_code   : std_logic_vector(7 downto 0);

为什么RTL查看器不会在RTL查看器中显示op_code？我正在使用VHDL。

编辑：

op_code(7 downto 0) <=instr_reg(31 downto 24);

if ( op_code = ADD or op_code = MYSUB) then <br>
    C_addr <= instr_reg(14 downto 10); <br>
end if;             

CASE op_code(7 downto 0) IS
    --some case statments
END CASE;

Answer 1

它已被优化了吗？如果操作码的元素用于其他事物，它们可能已被包含在其他逻辑中，并且不再以其自身的方式可见。

另一个想法 - 如果你还没有描述一个寄存器的行为（对于一个变量通常归结为在一个时钟进程中写入它之前读取它），那么就不会创建寄存器。它只是整个过程中的组合逻辑，很可能与其他东西结合在一起。也许你可以发布你的整个过程（或者更多的过程） - 我们也许能够以这种方式提供帮助。