端口是否可以共享其在VHDL中映射到的信号的名称？

Question

正如标题所描述的那样。 端口周围有星号和我指的信号。是否以任何方式将端口命名为与映射到的信号相同？或者只是有良好的编码习惯才能有不同的名称？

fml_fulladd_vhdl
    PORT MAP(
        C_in => C_in, -- this line
        x => x(3),
        y => y(3),
        s => s(3),
        C_out => C_out); -- and this line

感谢任何可以提供帮助的人。

Answer 1

是的，这是正常做法。

您可以拥有的是您的架构中与您关联实体的某个端口同名的信号。与同一级别的层次结构中的组件之一相同的命名信号也可以。实际上，您可以将实体上的端口直接挂接到实例化组件上的端口（相同或不同名称的端口），不需要中间信号（假设方向端口相同且遵循类型规则）。

请注意，如果您级联其中几个完整加法器以添加多位数（看起来您可能在您的情况下添加4位数），则只有一个输出（最终实例的输出）应该驱动一位C_out信号或你有多个驱动程序。您需要一个中间信号来将C_out连接到每个fulladd实例的C_in。