标签: vhdl fpga modelsim quartus
我正和朋友一起做项目。下面是运行RTL模拟时 my ModelSim面板的屏幕截图。您可以看到 DUT显示,我可以展开它并在波形图中添加波形。
当他以相同的方式运行相同的测试平台时, DUT在sim面板中不会显示,因此他无法验证测试台是否正常工作或不。
有谁知道为什么会这样,或者他如何解决这个问题?
答案 0 :(得分:0)
我们发现它没有出现的原因是因为在运行testbench模拟之前他没有编译代码。我无法解释修复它的方式或原因,但进行完整的编译可以解决问题。