在VHDL中缓存控制器性能

时间:2017-02-15 18:07:56

标签: caching vhdl simulation

我正在将VHDL中的缓存控制器设计为项目。有没有办法检查它的性能,即内存读取次数,命中率等?

1 个答案:

答案 0 :(得分:0)

您可以自己将其添加到代码中。除非你在网上找到其他人已编程的东西。你可以用计数器等编写行为(即高级)VHDL代码。 如果你不想合成代码,你应该用pragma的

包围它
-- pragma synthesis_off
[your test code]
-- pragma synthesis_on

应该适用于大多数综合程序。否则,请尝试-- pragma translate_off..._on