PL PS communication on the zynq board

Question

I am working on an application that turns on a Zynq board. I develop the C code that should runs on the ARM host and implement and synthesized the code for the PL. I have data transfer between the PL and the PS. But, I don’t have the board. And I want to test my programs and to evaluate my system (resources, throughput and latency, …).
Is there any way to have this? Any simulator? How could I see the value of the data that transit between the PL and the PS. I only have the vivado environment with sdk.

Thanks

Answer 1

我想说我还没有尝试过，但答案可能是使用AXI Bus Functional Model (BFM)：

Xilinx提供AXI BFM来验证AXI主机和AXI从机的功能，包括AXI3，AXI4，AXI4-Lite和AXI4-Stream接口

由Cadence Design Systems为Xilinx开发的AXI总线功能模型（BFM）支持 模拟客户设计的基于AXI的IP 。 AXI BFM支持所有版本的AXI（AXI3，AXI4，AXI4-Lite和AXI4-Stream）。 BFM以加密的Verilog模块的形式提供。 BFM操作通过Verilog语法文本文件中包含的一系列Verilog任务来控制。用于Verilog任务的API在AXI BFM用户指南中有描述。

AXI BFM可用于通过自定义RTL设计流程验证AXI主站和AXI从站的连接性和基本功能。 AXI BFM提供了示例测试平台和测试，演示了AXI3，AXI4，AXI4-Lite和AXI4-Stream主/从BFM对的能力。这些示例可用作为AXI3，AXI4，AXI4-Lite和AXI4-Stream接口创建自定义RTL设计测试的起点。可以从CORE Generator或独立Web下载访问这些示例。

AXI BFM还可用于使用Xilinx Platform Studio（XPS）的嵌入式设计。 AXI BFM作为CIP向导的一部分提供，用AXI BFM解决方案创建基于AXI的IP。 AXI BFM也作为单独的pcores提供，可以从XPS IP目录访问。

AXI BFM IP没有评估许可证。

主要功能＆amp;优点

• 支持所有协议数据宽度和地址宽度，传输类型和响应
• 事务级协议检查（突发类型，长度，大小，锁类型，缓存类型）
• 行为Verilog语法
• Verilog基于任务的API
• 在ISE中提供，由Xilinx生成的许可证启用
• 独立或通过CORE Generator进行RTL设计的Verilog和VHDL示例设计和测试平台
• 与XPS集成为pcore或与CIP向导集成
• 支持的模拟器：Aldec Riviera-PRO，Cadence Incisive企业模拟器，ISE模拟器，Mentor Graphics ModelSim和Synopsys VCS

我希望这会有所帮助。