定点转换;理解ieee_proposed库中的to_sfixed(x,y,z)vhdl函数

时间:2016-07-21 13:07:13

标签: vhdl fpga intel-fpga quartus ieee

我正在查看包含以下行的一些代码:

a <= to_sfixed (-3.125, 7, -6);

此行之后a中的内容是什么?

我想我在float_pkg_c.vhd找到了这个功能,这似乎是代码的关键部分:

result_big := to_sfixed (
  arg         => STD_LOGIC_VECTOR(rsigned),
  left_index  => left_index,
  right_index => (right_index-3));
result := resize (arg            => result_big,
                  left_index     => left_index,
                  right_index    => right_index,
                  round_style    => round_style,
                  overflow_style => overflow_style);

我看过the guidance。来自here

  

To_sfixed - “float”到“sfixed”。输入:arg(float),left_index和   right_index(自然)或size_res(ufixed)。参数round_style:   Boolean(true),overflow_style:Boolean(true),check_error:Boolean   (true)和denormalize:Boolean(true)。

然而,我仍然没有计算出预期的位数 - 我是否正好期待总共13位?

是否有一种简单的方法可以为自己回答这些问题(例如使用命令行界面)?

0 个答案:

没有答案