我正在尝试使用zynq 7020和Vivado 2016.1。 到目前为止，尝试本教程http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html正在进行中。 （使用AXI DMA和AXI4-Stream数据FIFO的简单示例）
使用2 fifos扩展此示例也以相同的方式工作。 所以使用＆＃34; XPAR_AXIDMA_0_DEVICE_ID＆＃34;和＆＃34; XPAR_AXIDMA_1_DEVICE_ID＆＃34;在sdk工作。
使用这只是一个学术的例子而且有些毫无价值。 使用2个FIFO的意义在于组合浮点IP的输出或类似的东西。
我的问题是如何快速填充和同步以在sdk中以正确的顺序使用它们？
举个简单的例子： 用数字填充两个FIFO [1 2 3 4 5 ...] 用浮点IP添加它们 阅读结果[2 4 6 8 ...]