如何修改YOSYS的AST？以及如何将修改后的AST合成为Verilog代码？

Question

我们知道我们可以获得Verilog代码的AST文本文件。现在我想修改AST以获得一些新功能，ANTLR是否适合这项工作，或者我应该使用哪种软件？或者我该怎么办？那么，我想合成修改后的AST来生成Verilog代码？ YOSYS可以完成这项工作吗？我该怎么办？你能详细告诉我吗？ 谢谢你的帮助！

Answer 1

ANTLR解析，但不是特别擅长支持修改AST或准确重新生成源代码。

我们的DMS软件重新设计旨在完成这些任务。请参阅我们的Verilong Front End进行往返解析和解析，以及DMS's support for modifying ASTs using source-to-source transformations。

Answer 2

使用ANTLR 4进行AST转换，您可以通过覆盖Visitor方法来使用生成的类Visit。所有Visit方法都应该返回目标类型的AST节点。