SystemVerilog中的访问说明符

Question

我对访问说明符local，static，virtual，protected和automatic感到困惑。给出相同的示例或文档。 任何帮助都很受欢迎。

Answer 1

这些访问说明符适用于类成员声明（在类中声明的变量，函数和任务）

• 本地：这些成员可能只是在类中被引用声明。
• static ：这些成员被分配一个类的声明并在所有构造的对象之间共享
• 虚拟：适用于类方法（任务和函数），并且更好地解释here和here。
• 自动：从未在类或其任何成员的声明中使用。