我正在修读大学课程,使用VHDL学习数字设计,前几天我在书中做了一些阅读,其中我遇到了以下代码:
architecture abstract of computer_system is
...
cpu : process is
variable instr_reg : word;
variable PC : natural;
...
begin
loop
address <= PC;
mem_read <= '1';
wait until mem_ready;
...
end loop;
end process cpu;
end architecture abstract;
现在,正如我所理解的那样,一旦进程到达其最后一个语句,它将返回并执行第一个语句(假设最后一个语句不是wait
,当然)。 loop ... end loop;
的目的是无限期地重复中间代码。那么在这种情况下不会使循环冗余吗?它是否添加了流程尚未展示的任何额外行为?
答案 0 :(得分:2)
就我所见,你可以看到它,不需要在那里有一个循环。