模拟不工作 - 端口映射错误？

Question

VHDL code

首先，抱歉重定向，但这样更容易。 我正在构建一个数字时钟，但正如您所看到的，clock_AN和clock_seg_out不会改变。这是由错误的端口映射引起的吗？ 谢谢！

Answer 1

您的输入主时钟太慢。看看分频器cct，看起来你已经编程分频100MHz时钟。所以：

• 加速您的测试平台主时钟
• 或将分隔符目标设置为较低的数字以进行调试

如果您想要合理的模拟时间，请使用＃2;