Question

我正在将RISC-V加载到Zedboard中，我正在运行基准测试（在riscv-tools中提供）而不启动riscv-linux，在这种情况下：

./fesvr-zynq median.riscv

它完成没有错误，结果给出了循环和instret的数量。

我的问题是我需要更多信息，我想知道执行后的处理器上下文（寄存器组值和内存）以及算法给出的结果。有没有办法从FPGA执行中了解这一点？我知道它可以用模拟器完成，但我需要在FPGA上运行它。谢谢。

Answer 1

以与cycles和instret数据相同的方式执行此操作。查看riscv-tests/benchmarks/common/*。代码运行裸机，因此您可以编写所需的任何代码并访问任何CSR，寄存器或内存，然后您可以使用基本版本的printf来显示信息。