将开关设置为Nexys4-ddr FPGA板的时钟

时间:2015-11-05 12:07:42

标签: clock fpga vivado

我正在使用Xilinx的新软件Vivado和Digilent的新主板Nexys4-ddr。我正在尝试将硬件开关作为时钟,以允许我通过定时方案手动进度。我得到的信息是:

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets { clk }];
  

将上述代码添加到XDC文件并将时钟设置为SW15。

我添加了这个但是我不确定我是否应该在给定的代码行中“将时钟设置为SW15”。例如:

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets { SW15 }]

或者如果我不这样做,那么如何更改SW15'set property'代码以将该硬件参考传递给新的时钟线?

这就是SW15代码目前的样子:

set_property -dict { PACKAGE_PIN V10   IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_L21P_T3_DQS_14 Sch=sw[15]

0 个答案:

没有答案