标签： verilog
我得到的答案如下。
使用断点 如果您无法访问任务源，或者无法修改任务，则可以在调用任务时设置断点，执行一些TCL命令，然后继续模拟。 TCL命令可以切换信号或递增计数器。这可以通过一个小的TCL脚本自动完成。根据您的具体情况，这可能会导致模拟时间受到性能影响。
使用断点
如果您无法访问任务源，或者无法修改任务，则可以在调用任务时设置断点，执行一些TCL命令，然后继续模拟。 TCL命令可以切换信号或递增计数器。这可以通过一个小的TCL脚本自动完成。根据您的具体情况，这可能会导致模拟时间受到性能影响。
How to prove a task in verilog?
但我没有例子就无法理解。 我怎样才能用这种方式来证明它？