Xilinx CPLD上的I / O直通

Question

我试图在xc2c64a cpld上实现一个passtrough信号，就像电线直接连接一样。

port (
 OUTPUT : out STD_LOGIC;
 INPUT : in STD_LOGIC;
);

--INPUT and OUTPUT are defined as IOSTANDARD on the same bank in the constraint file

[Some code]
...
[/Some code]

if (condition) then
  OUTPUT<=INPUT;
end if;

代码工作，在OUTPUT上我有相同的INPUT逻辑电平。 但这是一个问题。它并不像是直接连接的两根导线那样：它们之间有一个（大约）16K欧姆的电阻。 可以避免吗？ cplds可以这样工作吗？