编写virtex 5的i / o约束

时间:2012-06-22 14:29:58

标签: constraints xilinx virtex

伙计我正在使用virtex 5板,我不知道如何编写I / O约束。有人可以建议一些基本的写作约束的好教程。我已经尝试过Xilinx约束指南,它太长而且很难被初学者理解。我想要一些更简单而且更重要的东西。 提前致谢

1 个答案:

答案 0 :(得分:1)

您可以做的基本最低限度如下:

NET“INPUT_A”LOC =“E13”;

其中INPUT_A是顶级网络名称,E13是您希望将网络分配给的输出引脚。 (NET =网络名称,LOC =引脚号分配)

更进一步,你可以分配IOSTANDARD,它是信令的类型,即LVCMOS,LVDS等。如果你把它留空,我认为它默认为LVCMOSxx,其中xx是特定IO库的电压。

NET“INPUT_A”LOC =“E13”IOSTANDARD =“LVCMOS33”;

还有更多限制,例如将PERIOD分配给网络,更具体地说是时钟网络,以允许工具进行时序收敛。