在Xilinx 7系列中使用BSCANE2原语的任何示例？ （使用JTAG端口配置用户设计）

Question

我在http://www.xilinx.com/support/documentation/user_guides/ug470_7Series_Config.pdf（第169页7系列FPGA配置指南）中查看了有关BSCANE2的信息，我根本无法弄清楚如何使用它。

我希望能够使用KC705板上的JTAG端口为我们的设计转换一些配置数据。我认为（基于上面链接的用户指南中的描述）BSCANE2是我需要做的...但我真的不明白为什么BSCANE2组件的所有引脚似乎都有错误的方向（TDO是输入，而所有其他JTAG控制信号如TCK，RESET，TDI都是输出）。最初我曾认为从FPGA的JTAG端口的信号到实例化的BSCANE2组件存在隐式连接，但基于端口方向似乎并非如此。我怀疑我在某处遗漏了一些信息，虽然我已经阅读了文档，但我仍然不清楚如何使用BSCANE2来做我想做的事情。

BSCANE2组件的任何示例用法都将受到赞赏。

注意：上面链接的用户指南中的BSCANE2说明如下：

  

BSCANE2原语允许内部FPGA逻辑和JTAG边界扫描逻辑控制器之​​间的访问。这允许内部运行设计与FPGA的专用JTAG引脚之间的通信

这听起来就像我需要的那样。

Answer 1

Xilinx提供一个名为PicoBlaze的8位CPU，它使用JTAGLoader模块在运行时重新配置PicoBlaze的指令ROM。 JTAGLoader在VHDL中为Spartans和Series-7设备提供。

但我认为JTAG不是一个很好的数据传输协议。特别是JTAG软件API很乱。

UART怎么样？大多数主板都有一个像CP2103这样的USB-UART桥接器，支持最高1 MBoud。