让FPGA输出声音"线路输出"使用verilog的pin

时间:2015-05-29 01:07:41

标签: audio verilog fpga intel-fpga quartus

我正在尝试为FPGA编写一个verilog代码,它将从嵌入式"线路输出声音输出#34;销。我使用Quartus II和Altera DE1。

我是硬件编程的新手,因此我需要花费太多时间才能掌握基础知识。显然我需要初始化wolfson芯片并需要写一些与之通信的内容,如下所述: http://www.alteraforum.com/forum/showthread.php?t=6005

它使用wolfson WM8731编解码器,手册在这里: http://www.rockbox.org/wiki/pub/Main/DataSheets/WM8731_8731L.pdf

和我发现的一个例子,但无法弄清楚如何使用它在这里: https://code.google.com/p/vector06cc/wiki/SoundCodec

我找到了大量关于如何使用GPIO引脚生成声音的示例,但几乎没有关于WM8731的使用情况。我非常感谢您可能分享的任何指导或经验。

1 个答案:

答案 0 :(得分:3)

假设您正在使用Nios II以及SOPC Builder或Qsys,Altera大学计划提供IP核来控制DE系列板上的音频编解码器。

如果您还没有,请在此处下载(位于页面底部,列为大学计划安装人员):https://www.altera.com/support/training/university/materials-ip-cores.html

安装后,请检查<altera-directory>/University_Program\NiosII_Computer_Systems\DE1\DE1_Media_Computer目录。 app_softwareapp_software_HAL都提供了写入音频输出的示例方法(使用在Nios II上运行的C代码),verilogvhdl文件夹显示示例系统使用您首选的HDL将核心连接到NIOS II。

核心本身可以在<altera-directory>\ip\University_Program\Audio_Video中找到。另请参阅ftp://ftp.altera.com/up/pub/Altera_Material/14.1/University_Program_IP_Cores/Audio_Video/Audio.pdf以获取一些(可能)有用的阅读/参考资料。

附录: 所有FPGA输入和输出都使用&#34;数字音频接口&#34; WM8731芯片。 FPGA上可用的引脚如下:

  • PIN_A6:AUD_ADCLRCK
  • PIN_B6:AUD_ADCDAT
  • PIN_A5:AUD_DACLRCK
  • PIN_B5:AUD_DACDAT
  • PIN_A4:AUD_BCLK
  • PIN_B4:AUD_XCK(WM8731上的MCLK)

输出发送到AUD_DACDAT引脚上的CODEC。 芯片配置使用I2C地址0x34上的I2C_SDATI2C_SCLK引脚进行读取,使用0x35进行写入。 没有其他引脚可用于FPGA - 一些用于外部连接(如麦克风或线路输入),或根本没有连接。 有关DE1引脚分配的完整列表(可直接导入Quartus),请参阅:ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE1/DE1.qsf