如何将端口的转换约束从慢速更改为快速？

Question

我正在尝试合成代码，没有错误，但在地图报告中，我收到了如下信息性消息： -

  

    

信息：LIT：244 - 本设计中的所有单端输出都使用转换        限速输出驱动器。速度关键单端输出的延迟        可以通过将它们指定为快速输出来显着减少        示意图。

  

Answer 1

该消息只是“为您的信息”消息，因为您让工具自动为所有引脚分配默认的slewrate。它可以被忽略。 但是，如果您明确指定了IO的数量，而不是让工具分配默认的slewrate，则可能会删除警告。 您可以为每个引脚明确指定SLOW slewrate，并以此方式消除警告。

以下是限制IO的用户指南（转换在第251页）： http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/cgd.pdf 作为FPGA开发人员，您应该绝对学习如何约束IO。这是非常重要的。 对于每个引脚，您应始终指定属性，例如：引脚编号，转换，IO标准，上拉/下拉/无电阻，电流和负载。

关于选择快速或慢速的回转。您应始终选择尽可能慢的旋转，这对您的设计来说足够快。 虽然更快的slewrate将延迟减少了一纳秒左右，但这是它唯一的优势。但它有许多缺点，特别是当多个引脚同时改变状态时，振铃，电磁辐射和极高电流浪涌形式的信号质量下降。 这可能导致很难调试稳定性问题，这是您不想要的。

Answer 2

尝试使用Google搜索该信息，这是弹出的第一页：

http://forums.xilinx.com/t5/Spartan-Family-FPGAs/designating-outputs-as-fast-outputs/td-p/247578

您可以在约束文件中添加转换速率约束，阅读Austin在该Xilinx论坛上链接的约束指南，了解如何执行此操作。需要注意的是，您只需要提高“快速”切换信号的压摆率