posedge，negedge和事件clk有什么区别？

Question

为什么我们在我们使用的设计中使用posedge clk。大多数negedge clk用于触发器。而且，negedge clk会给予低权力。

澄清一点，posedge，negedge和事件clk触发之间的区别和它背后的内部机制。给我一些我们实际使用哪种触发机制的应用程序。

让我们举几个例子

1. initial clk=0;
   always
     #5 clk=~clk; //Clock starting from 0
   

2. initial clk=1;
   always
     #5 clk=~clk;// Clock starting from 1
   

这两个程序有什么不同？触发clk到电路会有变化吗？

Answer 1

通常，设计使用上升边缘（posedge）。需要下降边缘（negedge）：

• 多循环路径
• 通用DDR说明
• 其他特殊I / O协议

我认为这是刻板印象：
在欧洲，时钟以高时段开始，然后是低时段，而在美国，时钟从低时开始，然后是高时段。

=＆GT;这是一个定义时钟的问题。

我不知道使用negedge可以节省任何电力。