标签： testing vhdl verification testbed
我想我已经阅读了大多数专门章节，章节或整篇文章的教科书，用VHDL编写测试平台。不过，我的印象是，他们都没有表现出真实的东西。说真的，如果要编写测试平台，那么整个验证过程对我来说看起来有点不稳定。
是否有任何真实的，高质量的，行业级的测试平台VHDL代码可供学习？
PS：我刚读完编写测试平台 - HDL模型的功能验证，虽然它是一本很棒的书，但我仍然希望看到一些真实的代码示例基于书中提出的方法。