Verilog：整数赋值比寄存器慢吗？

Question

我有这个片段：

n_rx                        <= 4;   // Integer (32 bits)
cpu_state                   <= 2;   // 2 Bit register                                       
helper_reg[4]               <= 1;   // 1 Bit register

这些是非阻塞分配，所以我认为它们会并行运行并同时分配值，但这恰好发生了（ChipScope）：

显然n_rx稍后会被分配。 This document说整数被隐含地视为reg，但情况似乎并非如此？