Xilinx ISE - 最高频率

时间:2014-09-12 21:51:49

标签: max frequency xilinx spartan

我试图在ISE中为Spartan 6合成任何简单的项目。 当我使用时钟向导用于f = 40 MHz(100Mhz外部振荡器)的clk发生器时,XST说:

时间摘要:

速度等级:-3

最短时间:9.482ns(最高频率:105.458MHz)    时钟前的最小输入到达时间:2.623ns    时钟后最大输出所需时间:3.597ns    最大组合路径延迟:5.194ns

好的,但是当我将核心发生器的clk频率改为100MHz时,响应最大频率约为47MHz ......

有什么问题? 确定最大频率的正确方法是什么?

1 个答案:

答案 0 :(得分:1)

报告的合成最大频率只是基于扇出,LUT水平,i / o缓冲区的粗略估计......

实时定时分析是在Place& amp;路由。

我有一个已经利用合成时序约束(附加的xcf文件)的项目,XST报告f_max = 82 MHz。在P& R之后,设计达到了152 MHz:)