标签: verilog hdl digital-logic
在我的书中作为一个例子,它有:
wire [n-1:0] c = {1'b1,(~r[n-1:1] & c[n-1:1])};
如果n = 4则c为4位,但串联却为5位! 0.o )这里有一些我对Verilog不了解的东西,也许就是这种情况。
答案 0 :(得分:0)
串联实际上只有4位。 r[n-1:1]是n-1位值,在本例中为3.注意r[n-1:1]表示从第2位(索引= 1)到第n位(索引= n-1)的位。因此,与1b'1连接的3位值会给出4位值。
r[n-1:1]
n-1
1b'1