VHDL中的变量和常量

时间:2014-07-04 09:19:08

标签: vhdl

如果必须在VHDL编码中使用 KEYWORDS 变量和常量,我知道它们的范围,但无法确定哪一个必须在使用时??

2 个答案:

答案 0 :(得分:0)

如果您想要更改(修改)您声明的数量,请Variable使用Constant。或者Signal如果你想改变它,它在不同的进程,端口或组件之间共享。

但请记住Signaldifferent update semantics,避免了在任何语言的流程之间共享变量时可能发生的危险和错误。

答案 1 :(得分:0)

布赖恩是对的。仅对变化的数据使用变量。常量(顾名思义)适用于不变的数据。一般来说,我不建议VHDL的初学者使用变量,因为它们的合成方式可能与预期不同。我建议坚持使用信号来保存动态数据。

变量在分配时立即更新。信号在顺序过程中需要一个时钟周期,如果它们在组合代码中则立即更新

详细了解variables vs. signals in VHDL