为什么我需要在Xilinx PlanAhead 14.7中为部分重新配置的模块关闭IO缓冲区?

时间:2014-05-20 18:44:01

标签: fpga xilinx

我使用的是PlanAhead 14.7并且在实施运行中不断收到错误。

这是我第一次进行部分重新配置。我在Project Navigator中创建了一个带有两个部分重新配置的模块的简单设计。当我尝试在PlanAhead中实现时,我得到一个关于我的设计部分如何启用IO缓冲区的错误。为什么我需要为我的设计禁用它们?我仍然希望我的内部模块能够访问LED和开关......

1 个答案:

答案 0 :(得分:1)

在Project Navigator中综合顶级设计时,应启用IO缓冲区,以便您的设计可以访问外部端口,但内部模块不应启用它们。通常,内部模块的IO缓冲区会自动关闭,但在部分重新配置的情况下,您将从顶层模块单独合成PR模块,因此必须通过右键单击“Synthesize”并手动关闭它们。单击属性,单击“Xilinx特定选项”,然后取消选中IO Buffers旁边的框。这应该在planahead实施时摆脱你的错误。