以太网端口Zedboard的引脚约束（phy0_dv引脚??）

Question

我正在附加一个图像文件，它对我们的电路板有必要的引脚约束但是我想在zedboard上运行一个应用程序，所以我需要找到zed board的千兆以太网端口引脚约束的相应约束。我发现除了“phy0_dv”之外的所有内容？哪个引脚对应zedboard上的phy0_dv。 这是zedboard的引脚约束pdf http://www.xilinx.com/support/documentation/boards_and_kits/zc702_zvik/ug850-zc702-eval-bd.pdf 在页码69，针脚板是针对zed板我可以替换所有的约束，但phy0-dv哪个引脚应该在那里？ 这是我们董事会的pin contraint图像文件：

Answer 1

Xilinx文档将PHY标识为仅支持RGMII接口的Marvell 88E1116R。该变体上没有独立的RXDV信号，因为它已与RXERR组合为双时钟控制信号。 RX_CTRL信号仅在时钟的上升沿指示DV。

您提供的UCF适用于使用较旧的MII接口的电路板，该接口仅限于FastEthernet速度（请参阅40 ns时钟约束）。您显然正在尝试使用未针对具有MII的硬件设置的代码。您需要更改要运行的设计，以便它使用支持MII的MAC。如果您拥有所有设计文件，则应该能够通过在CoreGen中重新生成具有所需更改的新MAC并重新连接PHY接口来实现此目的。