verilog总是在初始块内阻塞不正确的语法？

Question

我不断收到奇怪的语法错误，我想知道是否有人知道我为什么会收到这些错误。我读到你不能在初始块中有一个始终的块，但是当我尝试在初始块之外移动always块时，我仍然会收到错误。

更新：问题解决了。虽然，我只是将always块移动到初始块之外，但我停止接收语法错误。由Why are always blocks not allowed in...

提供的答案

Answer 1

两种语法规则：

• 重复块必须在初始块内
• 总是块必须在初始块之外。