FPGA中PLB从模块的基本要素是什么？

Question

我只需要能够读取/写入自定义IP的从属寄存器，并能够发送软件复位并为我的自定义IP模块提供时钟。我可以从总线信号中排除什么，以便能够为我的自定义IP插入更多端口，以克服IOB的限制。

Answer 1

老实说，你不能遗漏任何东西。这是一个非常好的理由，它被称为总线标准。

用Verilog或VHDL编写逻辑，然后只使用EDK导入外围工具就可以了。

使您的外围设备尽可能简单您想要/需要它。该工具将正确地将其包装在总线逻辑中，并为您的pcore的/ data目录提供必要的文件。

所有看似“额外”的连接确实不会花费你任何芯片面积或性能。但是留下错误的东西，你会花费数周的时间来解决这个烂摊子。