Xilinx ISE导入模块的最佳方式

时间:2013-11-18 11:15:13

标签: vhdl verilog fpga xilinx

对于我的查询,Xilinx支持一直非常模糊,基本上我在My_Module项目的ISE中编写了一个名为My_Module的模块,My_Module本身是从该项目中的CoreGen Cores和子模块构建的。

我现在想要将这个模块集成到一个自定义外设(对于Zynq7020),所以我创建了我的AXI perph,现在它作为一个单独的ISE项目打开。将My_Module导入外围ISE项目的最佳方法是什么?目前我刚刚使用了#34;添加库"和导入的My_Module项目文件夹,这里的问题是它省去了所有的CoreGen核心,因此没有正确构建。我必须错过一个技巧,因为我觉得这不是正确的做事方式!有没有编译My_Module并导入NGC,以及其他"黑盒"的NGC。用于My_Module。

非常感谢 萨姆

0 个答案:

没有答案