Question

我正在尝试使用此VHDL在屏幕上制作网格。我现在可以制作两条线，但是当我刷新屏幕时，线条会移动。我不确定错误在哪里，有人可以提供帮助或提供任何指示吗？

library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.std_logic_unsigned.all;
use IEEE.std_logic_unsigned.all;
--use IEEE.std_logic_arith.all; --VVVVVVV
use IEEE.NUMERIC_STD.all;       --^^^^^^^ 

entity SCRN is
port(
    clk     : in STD_LOGIC;
    vga     : OUT STD_LOGIC_VECTOR (7 downto 0);
    Hsync : OUT STD_LOGIC;
    Vsync : OUT STD_LOGIC
    );
end SCRN;

architecture Behavioral of SCRN is

type PLC_HOLD is array (1 to 800, 1 to 525) of STD_LOGIC_VECTOR(7 downto 0);
signal scrn : PLC_HOLD;

signal s_clk    : std_logic_vector (1 downto 0) := (others => '0');
signal xx_vga   : std_logic_vector (7 downto 0);

signal xx_h : std_logic;
signal xx_v : std_logic;

signal X : std_logic_vector (9 downto 0) := (others => '1');
signal Y : std_logic_vector (9 downto 0) := (others => '1');

-- signal test : ieee.numeric_std.unsigned 
-- test now works with mod
begin

NW_CLK: process (clk) is
    begin
    if rising_edge (clk) then 
        s_clk <= (s_clk + "01");
    end if;
end process NW_CLK;
--###############################--
scrn_loc : 
process (s_clk(1)) is

begin
    if RISING_EDGE (s_clk(1)) then
    X <= X + "0000000001";
        if (X = "1100100000") then --if x = 800
            X <= "0000000001"; 
            Y <= (Y + "0000000001");
        elsif (Y = 525) then -- if y = 525
            X <= "0000000001"; 
            Y <= "0000000001";
        end if;
    end if;
end process;

--###############################--
draw : 
process (X,Y) is 

    -- h and v sync process
    begin
    if (X > 640) then -- and (X <= 752) then -- low for sync pulse at 656 to 752 -- 96 pixel
        xx_h <= '0';
    else 
        xx_h <= '1';
    end if;

    if (Y> 490) and (Y <= 492) then -- low for sync puls at 490 to 492
        xx_v <= '0';
    else
        xx_v <= '1';
    end if;
--  (CONV_INTEGER((X)) mod 10)
-- CONV_INTEGER(Y) mod 10
--  if  X = 1 then
--      xx_vga <= "00111000";
----    elsif Y = 1 or Y = 480 then
----        xx_vga <= "11101011";
--  else 
--      xx_vga <= "11100000";
--  end if;

end process;
--###############################--


scrn(CONV_INTEGER(X),CONV_INTEGER(Y)) <=    "00111000" when X = 1 else
                                                "11100101" when Y = 2 else
                                                "00000111" when X = 640 else
                                                "11001101";

Hsync <= xx_h;
Vsync <= xx_v;

vga <= scrn(CONV_INTEGER(X),CONV_INTEGER(Y));

end Behavioral;

Answer 1

嗯......如果您将分配到scrn(CONV_INTEGER(X),CONV_INTEGER(Y)) <= "00111000" when X = 1 else ...的行移动到流程中的某个位置会怎样？

此外，您的代码中不需要使用二进制文字（例如if (X = "1100100000")）。只需使用整数文字或十进制位串文字。更好的是，将所有数值定义为整数或自然。作为奖励，您的代码将更加清晰，因为您不需要所有这些转换功能。

Answer 2

你正在从时钟创建一个时钟，这是一个坏主意。看来你试图除以4？而是创建一个启用脉冲：

NW_CLK: process (clk) is
  variable divider : integer range 0 to 3;
    begin
    if rising_edge (clk) then 
        if divider = 3 then
           divider := 0;
           screen_process_enable <= '1';
        else
           divider := divider + 1;
           screen_process_enable <= '0';
        end if
    end if;
end process NW_CLK;

然后在屏幕上：

scrn_loc : process (clk) is

begin
    if RISING_EDGE (clk) and screen_process_enable = '1' then
       etc...

与您的问题无关，但无论如何我会在这里发表评论：您似乎试图将整个屏幕保存在内存中 - 这是您在真实芯片中要求的相当多的存储空间（它会在模拟中很好。）

为了生成网格，您可以通过根据x和y计数器的值分配VGA输出来动态执行。因为您在进程外同时拥有scrn和vga，所以合成器可能足够聪明，可以确定您从未使用过您所要求的内存存储并对其进行了优化远。如果在将来某个时候您使用scrn作为真正的帧缓冲区，则可能会遇到性能或资源限制，具体取决于您的设备。

Answer 3

检查“使用VHDL进行电路设计和仿真”的第15章（VGA视频接口的VHDL设计），其中显示了详细的VGA理论，然后是使用VHDL和VGA监视器的大量实验。

VGA VHDL屏幕刷新时移动

3 个答案: