硬件设计一个3位二进制数加法器

Question

我想设计一个二进制全加器来添加3个二进制数， 这个加法器的典型单元格看起来像这样

有人可以解释为什么我们有2个进位到下一位？ 问候

Answer 1

让我们看看一个特定的公式：0b11 + 0b11 + 0b11 == 0b1001。

这个示意图如下：

Adder 0具有以下属性：

• 正常输入最多可达0b11。
• 进行的输入应始终为0b00。
• 最大输出为0b11（一个进位，一个输出位）。

Adder 1具有以下属性：

• 正常输入最多可达0b11。
• 携带的输入总计为0b01。
• 最大输出为0b100（两个进位，一个输出位）。