布尔门逻辑

Question

我有这个表达式，我相信我已经正确地绘制了电路，但我认为它的真值表是一个技巧问题。有4个输入，其中2个是A，另外2个是B和C.这是我提出的：

以下是我为真相表所做的事情。

Answer 1

您的逻辑表达式可以使用布尔代数进行简化。

从给定的逻辑表达式开始：

(ab + ac)'

分解a：

(a(b + c))'

应用De Morgan法则否定一个连词：

a' + (b + c)'

应用De Morgan定律否定分离：

a' + b'c'

因此，输出为真：

• 随时a为假，或
• 当b为false并且c为false
时

这是你的真相表，有更正：

Answer 2

false，输出为true（不管是B和C） B和C为假，输出为真（无论A） 你的真相表不正确。