布尔逻辑＆amp;门延误

Question

假设Sum或Carry函数有2个门延迟，则估算具有以下字长的加法器的纹波进位加法时间： -

i) 4-bit
ii) 8-bit
iii) 16-bit

在我的笔记中，我写道： “延迟是每个位阶段延迟（2个门延迟）的字宽度乘以”。因此：

i) 2*4 = 8
ii) 2*8 = 16 
iii) 2*16 = 32

查看波纹进位加法器维基百科页面： http://en.wikipedia.org/wiki/Ripple_carry_adder#Ripple-carry_adder

这里使用的公式不同，任何人都可以解释我的笔记和维基百科文章之间的差异。哪两个是正确的？

提前感谢你。

乔

Answer 1

从链接维基百科文章中的图中可以看出，您的假设是简化：

C_out的关键路径包含三个门，即延迟。但是，您只需要第一阶段的三个延迟，因为对于以下仅C_in的变化，导致第二阶段和所有后续阶段仅有两个门的关键路径。