生成连续信号直到无穷大

时间:2013-08-15 16:48:23

标签: signals vhdl fpga

我正在尝试使用我的FPGA制作AW发生器。所以我正在向FPGA DDR2写入数据,并从那里使用级联BRAM作为fifo我想产生信号。

我想一遍又一遍地读取同一组DATA(我在DDR2上写的)来生成连续波形。

出于某种原因,我可以产生信号但不幸的是我不能再一次重复它。

我正在使用VHDL来设计我的系统。

如果有人知道怎么做,请帮助我。 麻烦提前感谢您调查问题。

此致

1 个答案:

答案 0 :(得分:1)

要重复读取相同的数据,您需要创建一个Block RAM而不是FIFO。主要的FPGA开发工具(包括Quartus和ISE)为片上RAM提供内置功能,并为片外RAM提供接口(这是您的情况)。您的顶级设计将是这样的:在一个进程中维护一个计数器,让它在RAM的地址范围内永远计数;在另一个进程中从RAM读取该计数器所在的地址。