产生i2c时钟信号

Question

假设您有一个转到master的i_clk。我该如何生成o_scl？
  正如你在下面的图片中看到的那样，时钟恰好发生在sda上每次转换的中间。我应该在状态机中处理o_scl的任何事情吗？

always @(i_start or pState) begin
    io_sda <= 1;

    case(pState)

        FREE_STATE:begin
        end

        START_COND:begin
            io_sda <= 0;