利用Xilinx FPGA中的片LUT和片寄存器进行优化选择

Question

有没有人知道，在使用Slice LUT并使用Slice寄存器时，在Xilinx FPGA中？有多少设计选择可以明确地针对这些特定资源之一。

Answer 1

LUT没有状态，用于实现组合逻辑
assign x = a + b;

寄存器只是保持状态的元素，不实现任何逻辑 always @(posedge clk) state_f <= state_nxt;

如果您想要定位其中一个，那么您必须选择算法以最小化组合逻辑或最小化状态。

我认为这是你要问的问题，如果答案太简单，我道歉。