如何将14位输出显示为2位数显示?

时间:2013-05-10 21:10:33

标签: hardware verilog fpga hdl

我有一个模数转换器,转换后将其结果存储在两个14位寄存器中。我必须将这个值显示在2位7段显示器上。

以下是显示14位结果的模拟:

enter image description here

可以看出,对于2位数显示,这些值非常大。我可以将这些值显示为十分之一伏。这是显示多路复用电路:

module muxer(
     input clock,
    input reset,
    input [3:0] second,
    input [3:0] first,
    output a_m,
    output b_m,
    output c_m,
    output d_m,
    output e_m,
    output f_m,
    output g_m,
    output [1:0] cat_m
    );

//The Circuit for 7 Segment Multiplexing -

localparam N = 18;

reg [N-1:0]count; //the 18 bit counter which allows us to multiplex at 1000Hz

always @ (posedge clock)
 begin
  if (reset)
   count <= 0;
  else
   count <= count + 1;
 end

reg [3:0]sseg; //the 4 bit register to hold the data that is to be output
reg [1:0]cat_temp; //register for the 2 bit enable

always @ (*)
 begin
  case(count[N-1:N-2]) //MSB and MSB-1 for multiplexing

   2'b00 :
    begin
     sseg = first;
     cat_temp = 2'b01;
    end

   2'b01:
    begin
     sseg = second;
     cat_temp = 2'b10;
    end

  endcase
 end
assign cat_m = cat_temp;

reg [6:0] sseg_temp;
always @ (*)
 begin
  case(sseg)
   4'd0 : sseg_temp = 7'b1000000; //display 0
   4'd1 : sseg_temp = 7'b1111001; //display 1
   4'd2 : sseg_temp = 7'b0100100; //display 2
   4'd3 : sseg_temp = 7'b0110000; //display 3
   4'd4 : sseg_temp = 7'b0011001; //display 4
   4'd5 : sseg_temp = 7'b0010010; //display 5
   4'd6 : sseg_temp = 7'b0000010; //display 6
   4'd7 : sseg_temp = 7'b1111000; //display 7
   4'd8 : sseg_temp = 7'b0000000; //display 8
   4'd9 : sseg_temp = 7'b0010000; //display 9
   default : sseg_temp = 7'b0111111; //dash
  endcase
 end
assign {g_m, f_m, e_m, d_m, c_m, b_m, a_m} = sseg_temp;

endmodule

我已经这样做了,我可以通过将值传递给firstsecond寄存器来显示数字。但是不知道如何使用模拟中显示的DataADataB的值来完成此任务。

由于

2 个答案:

答案 0 :(得分:1)

嗯,你可以做到这一点没问题。这只是你不会在七段显示器上显示'数字',因为它们是十进制或十六进制的可识别数字。每个段可以代表一点。每个'数字'和2'数字'有七个段。 7 * 2 = 14。

答案 1 :(得分:0)

您可以滚动显示的两个物理数字上的5位数字。尽管如此,这可能是非常不愉快的。